Journals

  1. Hiroyuki Ito, Hideyuki Sugita, Kenichi Okada, Tatsuya Ito, Kazuhisa Itoi, Masakazu Sato, Ryozo Yamauchi, and Kazuya Masu, “Low-Loss Distributed Constant Passive Devices Using Wafer-Level Chip Scale Package Technology,” IEICE Transactions on Electronics, Vol. E90-C, No. 3, pp. 641-643, March 2007.
  2. Takumi Uezono, Kenichi Okada, and Kazuya Masu, “Statistical Modeling of a Via Distribution for Yield Estimation,” IEICE Transactions on Fundamentals, Vol. E89-A, No. 12, pp. 3579-3584, December 2006.
  3. Kenichi Okada, Hirotaka Sugawara, Hiroyuki Ito, Kazuhisa Itoi, Masakazu Sato, Hiroshi Abe, Tatsuya Ito, and Kazuya Masu, “On-Chip High-Q Variable Inductor Using Wafer-Level Chip-Scale Package Technology,” IEEE Transactions on Electron Devices, Vol. 53, No. 9, pp. 2401-2406, September 2006.
  4. Tackya Yammouch, Hirotaka Sugawara, Kenichi Okada, and Kazuya Masu, “Improvement of Variable Ratio of On-Chip Variable Inductors Using Side Shield,” Japanese Journal of Applied Physics, Vol. 45, No. 7, pp. 5720-5723, 2006.
  5. Makoto Kimura, Hiroyuki Ito, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “Zero-Crosstalk Bus Line Structure for Global Interconnects in Si Ultra Large Scale Integration,” Japanese Journal of Applied Physics, Vol. 45, No. 6A, pp. 4977-4981, 2006.
  6. Takanori Kyogoku, Junpei Inoue, Hidenari Nakashima, Takumi Uezono, Kenichi Okada, and Kazuya Masu, “Optimization Methodology of Layer Numbers with Circuit/Process Co-design,” Japanese Journal of Applied Physics, Vol. 45, No. 4A, pp. 2476-2480, 2006.
  7. Kenichi Okada, Yoshiaki Yoshihara, Hirotaka Sugawara, and Kazuya Masu, “Design of Reconfigurable RF CMOS Wireless Circuit,” IEICE Transactions on Electronics, Vol. J89-C, No. 7, pp. 499-507, July 2006 (in Japanese).
  8. Kazuya Masu, Kenichi Okada, and Hiroyuki Ito, “RF Passive Components Using Metal Line on Si CMOS (Invited Paper),” IEICE Transactions on Electronics, Vol. E89-C, No. 6, pp. 681-691, 2006.

International Conferences

  1. Takashi Sato, Takumi Uezono, Shiho Hagiwara, Kenichi Okada, Shuhei Amakawa, Noriaki Nakayama, and Kazuya Masu, “A MOS Transistor-Array for Accurate Measurement of Subthreshold Leakage Variation,” International Symposium on Quality Electronic Design (ISQED), pp. 21-26, San Jose, California, March 2007.
  2. Shuhei Amakawa, Takumi Uezono, Takashi Sato, Kenichi Okada, and Kazuya Masu, “Adaptable Wire-Length Distribution with Tunable Occupation Probability,” International Workshop on System Level Interconnect Prediction (SLIP), pp. 1-8, Austin, Texas, March 17, 2007.
  3. Shiho Hagiwara, Takumi Uezono, Takashi Sato, and Kazuya Masu, “Improvement of Power Distribution Network using Correlation-Based Regression Analysis,” Great Lakes Symposium on VLSI (GLSVLSI), pp. 513-516, Stresa-Lago Maggiore, Italy, March 2007.
  4. Junki Seita, Hiroyuki Ito, Kenichi Okada, Takashi Sato, and Kazuya Masu, “A Multi-Drop Transmission-Line Interconnect in Si LSI,” Asia and South Pacific Design Automation Conference, pp. 118-119, Yokohama, Japan, January 2007.
  5. Satoshi Fukuda, Daisuke Kawazoe, Kenichi Okada, and Kazuya Masu, “Reconfigurable CMOS Low Noise Amplifier Using Variable Bias Circuit for Self Compensation,” Asia and South Pacific Design Automation Conference, pp. 104-105, Yokohama, Japan, January 2007.
  6. Kazuma Ohashi, Yusaku Ito, Yoshiaki Yoshihara, Kenichi Okada, and Kazuya Masu, “Wideband CMOS LC-VCO Using Variable Inductor,” Asia and South Pacific Design Automation Conference, pp. 98-99, Yokohama, Japan, January 2007.
  7. Tackya Yammouch, Kenichi Okada, and Kazuya Masu, “Small-Area CMOS RF Distributed Mixer Using Multi-Port Inductors,” 2007 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF), pp. 123-126, Long Beach, California, January 2007.
  8. Jang-Gu Kim, Kenichi Okada, Tackya Yammouch, Takashi Sato, and Kazuya Masu, “An Left Handed Material on Si CMOS Chip with Wafer Level Package Process,” IEEE Asia-Pacific Microwave Conference (APMC), December 2006.
  9. Yuka Kobayashi, Koichi Ishida, Kenichi Okada, Kazuya Masu, and Yasuhiro Horiike, “A Batteryless Wireless Communication Circuit for Measurement of Gastric Acid,” Biomedical Circuits and Systems Conference (BioCAS), p. 17, London, United Kingdom, November 2006.
  10. Takeshi Ito, Daisuke Kawazoe, Kenichi Okada, and Kazuya Masu, “A DC-7GHz Small-Area Distributed Amplifier Using 5-port Inductors in a 180nm Si CMOS Technology,” IEEE Asian Solid-State Circuits Conference (A-SSCC), pp. 359-362, Hangzhou, China, November 2006.
  11. Yusaku Ito, Hirotaka Sugawara, Kenichi Okada, and Kazuya Masu, “A 0.98 to 6.6GHz Tunable Wideband VCO in a 180nm CMOS Technology for Reconfigurable Radio Transceiver,” IEEE Asian Solid-State Circuits Conference (A-SSCC), pp. 359-362, Hangzhou, China, November 2006.
  12. Takahiro Ishii, Hiroyuki Ito, Makoto Kimura, Kenichi Okada, and Kazuya Masu, “A 6.5-mW 5-Gbps On-Chip Differential Transmission Line Interconnect with a Low-Latency Asymmetric Tx in a 180nm CMOS Technology,” IEEE Asian Solid-State Circuits Conference (A-SSCC), pp. 131-134, Hangzhou, China, November 2006.
  13. Kazuya Masu, Kenichi Okada, and Hiroyuki Ito, “Transmission Line Interconnect on Si CMOS LSI (invited),” 8th International Conference on Solid-State and Integrated-Circuit Technology, pp. 306-309, Shanghai, China, October 23-26, 2006.
  14. Kenichi Okada, Hiroyuki Ito, and Kazuya Masu, “On-Chip Differential-Transmission-Line (DTL) Interconnect for 22nm Technology,” Advanced Metallization Conference (AMC), pp. 2-3, San Diego, CA, October 2006; Advanced Metallization Conference, Asian Session (ADMETA), pp. 124-125, Tokyo, September 2006; MRS Proceedings: Advanced Metallization Conference 2006, pp. 29-33.
  15. Tackya Yammouch, Koichi Ishida, Kenichi Okada, and Kazuya Masu, “Equivalent Circuit Model for On-Chip Variable Inductor,” International Conference on Solid State Devices and Materials (SSDM), pp. 58-59, Yokohama, September 2006.
  16. Kazuma Ohashi, Tackya Yammouch, Makoto Kimura, Hiroyuki Ito, Kenichi Okada, Koichi Ishida, Kazuhisa Itoi, Masakazu Sato, Tatsuya Ito, and Kazuya Masu, “On-Chip Yagi Antenna for Wireless Signal Transmission in Stacked MCP,” International Conference on Solid State Devices and Materials (SSDM), pp. 68-69, Yokohama, September 2006.
  17. Kenichi Okada, Takumi Uezono, and Kazuya Masu, “Estimation of Power Reduction by On-Chip Transmission Line for 45nm Technology,” International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), pp. 181-190, Montpellier, France, September 2006.
  18. Takashi Sato, Yu Matsumoto, Koji Hirakimoto, Michio Komoda, and Junichi Mano, “A Time-Slicing Ring Oscillator for Capturing Instantaneous Delay Degradation and Power Supply Voltage Drop,” IEEE Custom Integrated Circuits Conference (CICC), San Jose/California, September 2006.
  19. Daisuke Kawazoe, Hirotaka Sugawara, Takeshi Ito, Kenichi Okada, and Kazuya Masu, “Reconfigurable CMOS Low Noise Amplifier for Self Compensation,” IEEE International Symposium on Circuits and Systems (ISCAS), pp. 3410-3413, Kos/Greece, May 2006.
  20. Makoto Kimura, Hiroyuki Ito, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “High-Crosstalk Robustness Transmission Line Interconnect in Si LSI using Zero-Crosstalk Structure,” IEEE Workshop on Signal Propagation on Interconnects (SPI), pp. 153-156, Berlin-Mitte, Germany, May 2006.
  21. Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “A Loss Optimization Method Using WD Product for On-Chip Differential Transmission Line Design,” IEEE Workshop on Signal Propagation on Interconnects (SPI), pp. 217-220, Berlin-Mitte, Germany, May 2006.
  22. Takumi Uezono, Kenichi Okada, and Kazuya Masu, “Yield Estimation Considering Via Defects,” The Workshop on Synthesis And System Integration of Mixed Information Technologies, pp. 201-206, April 2006.
  23. Kenichi Okada, Takumi Uezono, and Kazuya Masu, “Power Reduction Using On-Chip Transmission Line for 45nm technology,” The Workshop on Synthesis And System Integration of Mixed Information Technologies, pp. 183-188, April 2006.
  24. Kazuya Masu, Kenichi Okada, and Hiroyuki Ito, “On-chip/Off-chip High Density Transmission Line Interconnect (Invited),” International Conference on Electronics Packaging (ICEP2006), Tokyo, Japan, pp. 398-401, April 2006.

Tutorial Papers

  1. Kazuya Masu, Kenichi Okada, Kazuhisa Itoi, Masakazu Sato, Takuya Aizawa, and Tatsuya Ito, “On-Chip Passive Devices Embedded in Wafer-Level Package,” Fujikura Technical Review, No. 35, pp. 49-53, Jan. 2006.

Domestic Conferences

  1. 益 一哉, 「ナノ配線インテグリティからのLSI性能評価と予測」, 春季第54回応用物理学関連連合講演会, 28p-ZQ-7, 2007年3月28日.
  2. 金 章九, 伊藤 浩之, 岡田 健一, 益 一哉 「Si CMOSプロセスによる右手・左手系伝送線路」, 電子情報通信学会 総合大会, C-2-98, 2007年3月 (於 名城大学).
  3. 小林 由佳, 石田 光一, 益 一哉, 「再配線層を用いた生体内情報ワイヤレス通信用コイルの検討」, 電子情報通信学会 総合大会, C-12-23, 2007年3月 (於 名城大学).
  4. 大橋 一磨, 伊藤 雄作, 菅原 弘雄, 岡田 健一, 益 一哉, 「広帯域化回路を用いたCMOS LC型電圧制御発振器の検討」, 電子情報通信学会 総合大会, C-12-2, 2007年3月 (於 名城大学).
  5. 石井 隆宏, 伊藤 浩之, 岡田 健一, 益 一哉, 「非対称Txを用いたオンチップ差動伝送線路配線におけるスケーリングの影響の検討」, 電子情報通信学会 総合大会, A-3-10, 2007年3月 (於 名城大学).
  6. 福田 聡, 川添 大輔, 岡田 健一, 益 一哉, 「可変インダクタを用いたマルチバンド低雑音増幅器の検討」, 電子情報通信学会 総合大会, C-12-16, 2007年3月 (於 名城大学).
  7. 富 万林, 木村 実人, 伊藤 浩之, 岡田 健一, 堺 淳, 益 一哉, 「ダイアゴナル構造を用いた高密度高速プリント基板配線の研究」, 電子情報通信学会 総合大会, C-2-62, 2007年3月 (於 名城大学).
  8. 天川 修平, 上薗 巧, 佐藤 高史, 益 一哉, 「セル間接続方向限定性とセル配置粗密性を考慮した配線長分布」, 電子情報通信学会 総合大会, A-3-19, 2007年3月 (於 名城大学).
  9. 萩原 汐, 上薗 巧, 佐藤 高史, 益 一哉, 「電源電圧降下の相関を用いる電源網の定量的評価」, 電子情報通信学会 総合大会, A-3-7, 2007年3月 (於 名城大学).
  10. 大橋 一磨, 伊藤 雄作, 岡田 健一, 益 一哉, 「電圧制御発振器の低位相雑音化に関する検討」, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2006-4, p. 3, 2007年3月 (於 東京工業大学).
  11. 岡田 健一, 伊藤 浩之, 益 一哉 「性能指数に基づくオンチップ配線技術評価 ― 長距離配線における伝送線路配線の有効性 ―」, 応用物理学会シリコンテクノロジー分科会, No. 91, pp. 44-47, 2007年2月 (於 機械振興会館); 電子情報通信学会 シリコン材料デバイス研究会, 2007年2月 (於 機械振興会館).
  12. 石井 隆宏, 伊藤 浩之, 木村 実人, 岡田 健一, 益 一哉 「非対称Txを用いたオンチップ差動伝送線路配線」, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2006-3, p. 4, 2006年11月 (於 九州大学).
  13. 富 万林, 木村 実人, 岡田 健一, 堺 淳, 益 一哉 「プリント基板における高速信号伝送用高密度配線構造の検討」, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2006-3, p. 4, 2006年11月 (於 九州大学).
  14. 岡田 健一, 伊藤 雄作, 益 一哉 「リコンフィギュラブルRF回路に向けた0.98-6.6GHz広帯域VCO」, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2006-3, p. 6, 2006年11月 (於 九州大学).
  15. 岡田 健一, 伊藤 雄作, 川添 大輔, 伊藤 猛, 益 一哉 「リコンフィギュラブルRF回路に向けた0.98-6.6GHz広帯域電圧制御発振器」, 電子情報通信学会 システムLSIワークショップ, pp. 311-314, 2006年11月 (於 北九州国際会議場).
  16. 藤久 雄己, 岡田 健一, 佐藤 高史, 中山 範明, 益 一哉 「MOSFETのサブスレッショルド電流ばらつき測定のための回路検討」, 電子情報通信学会 システムLSIワークショップ, pp. 259-262, 2006年11月 (於 北九州国際会議場).
  17. 益 一哉, 岡田 健一, 伊藤 浩之, 「Si CMOSにおけるオンチップ伝送線路配線技術」, 電気・電子機器のEMCワークショップ (電子情報通信学会, 環境電磁工学研究専門委員会主催), pp. 71-90, 2006年11月.
  18. 木村 実人, 岡田 健一, 堺 淳, 益 一哉, 「高速信号伝送用高密度ボード配線の設計方法」, マイクロエレクトロニクスシンポジウム (MES2006), pp. 255-258, 2006年10月.
  19. 小林 由佳, 石田 光一, 益 一哉, 「バッテリーレスin vivo無線通信用PIM変調回路の設計」, VDECデザイナーフォーラム, 2006年9月 (於 高知).
  20. 木村 実人, 岡田 健一, 益 一哉, 「オンチップ伝送線路を用いた高速信号伝送の研究」, VDECデザイナーフォーラム, 2006年9月 (於 高知).
  21. 萩原 汐, 佐藤 高史, 益一哉, 「デバイスばらつき測定用電源構造の改善」, VDECデザイナーフォーラム, 2006年9月 (於 高知).
  22. 清田 淳紀, 伊藤 浩之, 岡田 健一, 佐藤 高史, 益 一哉 「伝送線路を用いたオンチップ高速信号伝送回路の研究」, 電子情報通信学会 ソサエティ大会, A-3-16, 2006年9月 (於 金沢大学).
  23. 藤久 雄己, 上薗 巧, 萩原 汐, 岡田 健一, 佐藤 高史, 中山範明, 「MOSFETのリーク電流ばらつき測定のための回路検討」, 電子情報通信学会 ソサエティ大会, A-3-22, 2006年9月 (於 金沢大学).
  24. 金 章九, 山内 拓弥, 岡田 健一, 佐藤 高史, 益 一哉, 「Si CMOSチップにおける右手・左手系伝送線路の検討」, 電子情報通信学会 ソサエティ大会, C-12-36, 2006年9月 (於 金沢大学).
  25. 福田 聡, 川添 大輔, 岡田 健一, 益 一哉, 「容量帰還による広帯域低雑音増幅器の検討」, 電子情報通信学会 ソサエティ大会, C-12-25, 2006年9月 (於 金沢大学).
  26. 川添 大輔 岡田 健一 益 一哉, 「可変インダクタを用いたチューナブル低雑音増幅器の検討」, 電子情報通信学会 ソサエティ大会, C-12-26, 2006年9月 (於 金沢大学).
  27. 大橋 一磨, 山内 拓弥, 木村 実人, 伊藤 浩之, 岡田 健一, 糸井 和久, 佐藤 正和, 伊藤 達也, 山内 良三, 益 一哉 「指向性アンテナを用いたパッケージ内無線通信」, 電子情報通信学会 ソサエティ大会, A-3-18, 2006年9月 (於 金沢大学).
  28. 伊藤 雄作, 菅原 弘雄, 岡田 健一, 益 一哉 「広帯域化回路を用いたCMOS広帯域電圧制御発振器の検討」, 電子情報通信学会 ソサエティ大会, C-12-30, 2006年9月 (於 金沢大学).
  29. 木村 実人, 岡田 健一, 益 一哉 「差動伝送線路を用いたオンチップバスの検討」, 電子情報通信学会 ソサエティ大会, C-12-38, 2006年9月 (於 金沢大学).
  30. 上薗 巧, 佐藤 高史, 益 一哉, 「リングオシレータを用いる瞬時電圧降下測定手法の精度改善」, 電子情報通信学会 ソサエティ大会, A-3-23, 2006年9月 (於 金沢大学).
  31. 小林 由佳, 石田 光一, 岡田 健一, 益 一哉, 「バッテリーレスin vivo無線通信用センサモジュール回路の検討」, 電子情報通信学会 ソサエティ大会, C-12-21, 2006年9月 (於 金沢大学).
  32. 石井 隆宏, 伊藤 浩之, 岡田 健一, 益 一哉, 「高速信号伝送に向けたCML型オンチップ差動伝送線路配線の検討」, 電子情報通信学会 ソサエティ大会, C-12-37, 2006年9月 (於 金沢大学).
  33. 萩原 汐, 佐藤 高史, 益 一哉, 「高精度デバイスばらつき測定のための電源構造の設計」, 電子情報通信学会 ソサエティ大会, A-3-21, 2006年9月 (於 金沢大学).
  34. 山内 拓弥, 岡田 健一, 益 一哉, 「小面積CMOS RF分布定数ミキサ」, 電子情報通信学会 ソサエティ大会, C-12-27, 2006年9月 (於 金沢大学).
  35. 富 万林, 伊藤 浩之, 木村実人, 岡田 健一, 益 一哉, 「オンチップ差動伝送線路のWD積による損失の評価」, 電子情報通信学会 ソサエティ大会, A-3-17, 2006年9月 (於 金沢大学).
  36. 川添 大輔, 伊藤 雄作, 山内 拓弥, 大橋 一磨, 福田 聡, 岡田 健一, 益 一哉 「リコンフィギュアラブルRF技術によるマルチスタンダード無線通信回路の研究」, STARCシンポジウム, 2006年9月.
  37. 岡田 健一, 伊藤 浩之, 益 一哉, 「性能指数に基づく配線技術評価 ― 長距離配線における伝送線路配線の有効性 ―」, 秋季第67回応用物理学会学術講演会, 30a-ZR-2, 2006年8月 (於 立命館大学).
  38. 富 万林, 伊藤 浩之, 木村 実人, 岡田 健一, 益 一哉, 「オンチップ差動伝送線路のWD積による損失評価」, 秋季第67回応用物理学会学術講演会, 30a-ZN-6, 2006年8月 (於 立命館大学).
  39. 益 一哉, 「リコンフィギュラブルRF回路」(招待講演) 電子情報通信学会シリコンアナログRF研究会, Vol. RF2006-2, 2006年8月 (於 武蔵工業大学).
  40. 小林 由佳, 石田 光一, 益 一哉 「近距離無線通信を用いたバイオメディカルへの応用」 電子情報通信学会シリコンアナログRF研究会, Vol. RF2006-2, 2006年8月 (於 武蔵工業大学).
  41. 岡田 健一, 川添 大輔, 菅原 弘雄, 益 一哉, 「リコンフィギュラブルRF CMOS無線集積回路技術」, 電子情報通信学会 回路とシステム軽井沢ワークショップ論文集, pp. 93-98, 2006年4月 (於 軽井沢プリンスホテル).

Conferences/Meetings without Abstract

  1. 益 一哉, 「集積回路技術からのボディエリアネットワークへの取り組み」, 第3回東工大統合研究院「ソリューション研究」国際シンポジウム, 2007年3月20日 (於:経団連会館).

Books

N/A

Exhibitions

  1. 展示名:「Si CMOSプロセスを用いたリコンフィギュラブルRF回路設計の研究」
    出展者: 東京工業大学 統合研究院
    展示会: Microwave Workshop and Exibition (MWE2006), December 13-15,2006, Yokohama
  2. 展示名: “Yield Estimation Tool Considering Via Failures”
    出展者: Takumi Uezono, Kenichi Okada, and Kazuya Masu
    展示会: IEEE Design Automation and Test in Europe (DATE) University Booth, March 2006.

Other

N/A