Journals

  1. Hidenari Nakashima, Junpei Inoue, Kenichi Okada, and Kazuya Masu, “Circuit Performance Prediction Considering Core Utilization with Interconnect Length Distribution Model,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E88-A, No. 12, pp. 3358-3366, December 2005.
  2. Hidenari Nakashima, Naohiro Takagi, Junpei Inoue, Kenichi Okada, and Kazuya Masu, “Evaluation of X Architecture Using Interconnect Length Distribution,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E88-A, No. 12, pp. 3437-3444, December 2005.
  3. Takanori Kyogoku, Junpei Inoue, Hidenari Nakashima, Takumi Uezono, Kenichi Okada, and Kazuya Masu, “Wire Length Distribution Model for System LSI,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E88-A, No. 12, pp. 3445-3452, December 2005.
  4. Tomohiro Yamada, Takumi Uezono, Kenichi Okada, Kazuya Masu, Akio Oki, and Yasuhiro Horiike, “RF Attenuation Characteristics for in-vivo Wireless Healthcare Chip,” Japanese Journal of Applied Physics, Vol. 44, No. 7A, pp. 5275-5277, 2005.
  5. Tomohiro Yamada, Takumi Uezono, Kenichi Okada, Kazuya Masu, Akio Oki, and Yasuhiro Horiike, “In Vivo Batteryless Wireless Communication System for Bio-MEMS Sensors,” Japanese Journal of Applied Physics, Vol. 44, No. 4B, pp. 2879-2882, 2005.
  6. Hirotaka Sugawara, Kenichi Okada, and Kazuya Masu, “Small-Area Inductor for Silicon CMOS Chips,” Japanese Journal of Applied Physics, Vol. 44, No. 4B, pp. 2766-2769, 2005.
  7. Hiroyuki Ito, Shinichiro Gomi, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “Twisted Differential Transmission Line Structure for Global Interconnect in Si LSI,” Japanese Journal of Applied Physics, Vol. 44, No. 4B, pp. 2774-2779, 2005.

International Conferences

  1. Takumi Uezono, Kenichi Okada, and Kazuya Masu, “Via Distribution Model for Yield Estimation,” IEEE International Symposium on Quality Electronic Design, pp. 479-484, San Jose, California, March 2006.
  2. Kazuya Masu, Kenichi Okada, and Hiroyuki Ito, “On-chip Signal Transmission and Interconnect for Si CMOS LSI (invited),” IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp. 353-356, San Diego, California, January 2006.
  3. Junki Seita, Hiroyuki Ito, Hideyuki Sugita, Kenichi Okada, Tatsuya Ito, Kazuhisa Itoi, Masakazu Sato, and Kazuya Masu, “Distributed Constant Passive Devices Using Wafer-Level Chip Scale Package Technology for One-Chip Wireless Communication Circuits,” IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp. 338-341, January 2006.
  4. Kazuya Masu, “Gbps Signal Transmission on Si CMOS ULSI (keynote lecture),” International Conference on Electronics Materials and Packaging (EMAP2005), pp. 10-14, Tokyo, Japan, December 10-14, 2005.
  5. Kenichi Okada, Hirotaka Sugawara Daisuke Kawazoe, Yusaku Ito, and Kazuya Masu, “Reconfigurable RF Circuit Design for Multi-Function and Self-Compensation,” International Symposium on Advanced Reconfigurable Systems, December 2005.
  6. Daisuke Kawazoe, Hirotaka Sugawara, Takeshi Ito, Kenichi Okada, and Kazuya Masu, “A Reconfigurable RF Circuit Architecture for Dynamic Power Reduction,” IEEE International Region 10 Conference, p. 115, 2005.
  7. Hiroyuki Ito, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “4 Gbps On-Chip Interconnection using Differential Transmission Line,” IEEE Asian Solid-State Circuits Conference, pp. 417-420, November 2005.
  8. Yusaku Ito, Yoshiaki Yoshihara, Hirotaka Sugawara, Kenichi Okada, and Kazuya Masu, “A 1.3-2.8 GHz Wide Range CMOS LC-VCO Using Variable Inductor,” IEEE Asian Solid-State Circuits Conference, pp. 265-268, November 2005.
  9. Hirotaka Sugawara, Yoshiaki Yoshihara, Kenichi Okada, and Kazuya Masu, “Reconfigurable CMOS LNA for Software Defined Radio Using Variable Inductor,” IEEE MTT-S European Microwave Conference, pp. 1947-1950, October 2005.
  10. Makoto Kimura, Hiroyuki Ito, Hideyuki Sugita, kenichi Okada, and Kazuya Masu, “High-Density Differential Transmission Line Bus Structure for 65nm Technology,” Advanced Metallization Conference 2005 (AMC), September 2005; Advanced Metallization Conference Asian Session (ADMETA), pp. 56-57, October 2005; MRS Proceedings: Advanced Metallization Conference 2005, pp. 143-149.
  11. Khoa Dang Pham, Kenichi Okada, and Kazuya Masu, “On-Chip Variable Inductor using MOSFET Switches,” IEEE MTT-S European Microwave Conference, pp. 1347-1350, 2005.
  12. Makoto Kimura, Hiroyuki Ito, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “Zero-Crosstalk Bus Line Structure for Global Interconnects in Si ULSI,” International Conference on Solid State Devices and Materials, pp. 936-937, September 2005.
  13. Tackya Yammouch, Hirotaka Sugawara, Kenichi Okada, and Kazuya Masu, “A Large Variable Ration On-Chip Inductor with Spider Legs Shield”, Solid State Devices and Materials, pp. 652-653, September 2005.
  14. Kazuhisa Itoi, Masakazu Sato, Kenichi Okada, Kazuya Masu, and Tatsuya Ito, “Comparison of compact on-chip inductors embedded in Wafer-level Package,” The 55th Electronic Components and Technology Conference, Vol. 2, pp. 1578-1583, Florida, USA, May 2005.
  15. Takanori Kyogoku, Junpei Inoue, Hidenari Nakashima, Takumi Uezono, Kenichi Okada and Kazuya Masu, “Wire Length Distribution Model Considering Core Utilization for System on Chip,” IEEE Computer Society Annual Symposium on VLSI, pp. 276-277, 2005.
  16. Tatsuya Ito, Kazuhisa Itoi, Masakazu Sato, Hiroshi Abe, Kenichi Okada, Kazuya Masu, “Integration of the passive element above IC wafers by applying Wafer Level Package technology,” 3rd International Workshop on High Frequency Micromagnetic Devices and Materials, pp. 29-30, Sendai, Japan, April 2005.
  17. Hideyuki Sugita, Hiroyuki Ito, Shinichiro Gomi, Kenichi Okada, and Kazuya Masu, “On-Wafer Measurement of Pseudo Differential Transmission Line for Global Interconnect in Si LSI,” International Meeting for Future of Electron Devices, Kansai, pp. 35-36, April 2005.
  18. Takumi Uezono, Junpei Inoue, Takanori Kyogoku, Kenichi Okada, and Kazuya Masu, “Prediction of Delay Time for Future LSI Using On-Chip Transmission Line Interconnects,” IEEE International Workshop on System Level Interconnect Prediction, pp. 7-12, April 2005.

Tutorial Papers

  1. 益 一哉, 岡田 健一, 糸井 和久, 佐藤 正和, 阿部 博史, 伊藤 達也, 「受動素子内蔵ウエハレベルパッケージ」, フジクラ技報, No. 108, pp. 52-55, April 2005.

Domestic Conferences

  1. 京極 貴規, 上薗 巧, 岡田 健一, 益 一哉, 「集積回路における各配線層のビア数分布の統計的解析」, 春季第53回応用物理学会関係連合講演会, 25a-J-15, 2006年3月 (於 武蔵工業大学)
  2. 清田 淳紀, 伊藤 浩之, 杉田 英之, 岡田 健一, 伊藤 達也, 糸井 和久, 佐藤 正和, 益 一哉, 「ワンチップ無線通信回路に向けたWL-CSP方向性結合器の検討」, 電子情報通信学会総合大会, C-2-48, 2006年3月.
  3. 上薗 巧, 京極 貴規, 岡田 健一, 益 一哉, 「歩留まり予測のためのビア数分布モデル」, 電子情報通信学会 総合大会, A-3-12, 2006年3月 (於 国士舘大学).
  4. 木村 実人, 伊藤 浩之, 杉田 英之, 岡田 健一, 益 一哉, 「縒り合わせオンチップ 差動伝送線路のクロストーク評価」, 電子情報通信学会 総合大会, A-3-15, 2006年3月 (於 国士舘大学).
  5. 杉田 英之, 伊藤 浩之, 木村 実人, 岡田 健一, 益 一哉, 「世界最速スーパーコンピュータの実現に向けた配線設計」, IEEE Tokyo Student Workshop, 2005年12月.
  6. 木村 実人, 伊藤 浩之, 杉田 英之, 岡田 健一, 益 一哉, 「超高速プロセッサが未来を造る」, IEEE Tokyo Student Workshop, 2005年12月.
  7. 益 一哉, 「[招待講演]オンチップ伝送線路配線技術」, 信学技報 (集積回路研究会・電子部品・材料研究会), CPM2005-104/ ICD2005-114, pp. 47-52, 2005年9月9日.
  8. 益 一哉, 岡田 健一, 伊藤 浩之, 「オンチップ伝送線路配線技術」(招待講演), 電子情報通信学会 集積回路研究会, 2005年9月 (於 東京).
  9. 伊藤 浩之, 杉田 英之, 岡田 健一, 益 一哉, 「曲げおよびビアを有するオンチップ伝送線路の高周波特性評価」, 電子情報通信学会 ソサイエティ大会, A-3-7, 2005年9月 (於 北海道大学).
  10. 清田 淳紀, 伊藤 浩之, 岡田 健一, 益 一哉, 「伝送線路を用いたオンチップマルチドロップバスの検討」, 電子情報通信学会 ソサイエティ大会, A-3-8, 2005年9月 (於 北海道大学).
  11. 木村 実人, 伊藤 浩之, 杉田 英之, 岡田 健一, 益 一哉, 「伝送線路を用いたオンチップ高速高密度バス線路の検討」, 電子情報通信学会 ソサイエティ大会, A-3-9, 2005年9月 (於 北海道大学).
  12. 杉田 英之, 伊藤 浩之, 木村 実人, 岡田 健一, 益 一哉, 「擬差動伝送線路を用いたオンチップ高密度伝送線路配線」, 電子情報通信学会 ソサイエティ大会, A-3-10, 2005年9月 (於 北海道大学).
  13. 伊藤 猛, 菅原 弘雄, 岡田 健一, 益 一哉, 「Si RF CMOS 分布定数型増幅器の設計」, 電子情報通信学会 ソサイエティ大会, C-12-34, 2005年9月 (於 北海道大学).
  14. 川添 大輔, 菅原 弘雄, 岡田 健一, 益 一哉, 「可変バイアス回路を用いたリコンフィギュアラブルLNAの検討」, 電子情報通信学会 ソサイエティ大会, C-12-35, 2005年9月 (於 北海道大学).
  15. 伊藤 雄作, 吉原 義昭, 菅原 弘雄, 岡田 健一, 益 一哉, 「VCOと分周器を用いたGHz帯広帯域発振器の検討」, 電子情報通信学会 ソサイエティ大会, C-12-36, 2005年9月 (於 北海道大学).
  16. 菅原 弘雄, 岡田 健一, 西川 和康, 益 一哉, 「差動インダクタの信号励起モードの比較検討」, 電子情報通信学会 ソサイエティ大会, C-12-37, 2005年9月 (於 北海道大学).
  17. 山内 拓弥, 菅原 弘雄, 岡田 健一, 益 一哉, 「MEMSを用いたオンチップ可変トランス」, 電子情報通信学会 ソサイエティ大会, C-12-38, 2005年9月 (於 北海道大学).
  18. ファン ダン ゴア, 岡田 健一, 益 一哉, 「MOSFET スイッチを用いたオンチップ可変インダクタ」, 秋季第66回応用物理学会学術講演会, 10a-ZN-4, 2005年9月 (於 徳島大学).
  19. 山内 拓弥, 菅原 弘雄, 岡田 健一, 益 一哉, 「側方シールドを用いた高可変率オンチップインダクタ」, 秋季第66回応用物理学会学術講演会, 10a-ZN-5, 2005年9月 (於 徳島大学).
  20. 木村 実人, 伊藤 浩之, 杉田 英之, 岡田 健一, 益 一哉, 「オンチップ長距離配線に適用可能なゼロクロストークバスラインの検討」, 秋季第66回応用物理学会学術講演会, 10a-ZN-7, 2005年9月 (於 徳島大学).
  21. 京極 貴規, 井上 淳平, 上薗 巧, 岡田 健一, 益 一哉, 「配線長分布を用いたビア数分布の解析」, 秋季第66回応用物理学会学術講演会, 10a-ZN-10, 2005年9月 (於 徳島大学).
  22. 伊藤 浩之, 杉田 英之, 木村 実人, 清田 淳紀, 岡田 健一, 益 一哉, 「オンチップ伝送線路配線の設計および評価」, VDEC LSIデザイナーフォーラム, 2005年8月 (於 湯河原).
  23. 杉田 英之, 伊藤 浩之, 木村 実人, 岡田 健一, 益 一哉, 「オンチップ伝送線路配線の高密度化に関する研究」 VDEC LSIデザイナーフォーラム, 2005年8月 (於 湯河原).
  24. 清田 淳紀, 伊藤 浩之, 岡田 健一, 益 一哉, 「オンチップ伝送線路を用いたマルチドロップバスの検討」, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2005-2, 2005年8月 (於 東京工業大学).
  25. 岡田 健一, 菅原 弘雄, 益 一哉, 「リコンフィギュアラブルRF CMOS無線集積回路の研究」, 電子情報通信学会 ソフトウエア無線研究会, 2005年7月28日-29日 (於 横須賀YRP).
  26. 岡田 健一, 菅原 弘雄, 益 一哉, 「リコンフィギュアラブルRF CMOS無線集積回路の研究」, 電子情報通信学会 ソフトウェア無線研究会, pp. 97-103, 2005年7月 (於 横須賀YRP).
  27. 岡田 健一, 伊藤 浩之, 菅原 弘雄, 益 一哉, 「Above ICプロセスを用いた高周波回路設計」, 電子情報通信学会シリコンアナログRF研究会, Vol.RF2005-1, p. 6, 2005年5月 (於 神戸大学).
  28. 伊藤 浩之, 井上 淳平, 五味 振一郎, 杉田 英之, 岡田 健一, 益 一哉, 「超高速LSIに向けたオンチップ差動伝送線路配線技術」, 電子情報通信学会 回路とシステム軽井沢ワークショップ論文集, pp. 419-424, 2005年4月 (於 軽井沢プリンスホテル).

Conferences/Meetings without Abstract

  1. 益 一哉, 「シリコン基板上の受動素子/Passive Components on Si CMOS Chip」, MWE2005, ワークショップ8: マイクロ波・ミリ波高性能小型受動デバイスの最新技術(パシフィコ横浜), 2005年11月10日
  2. 益 一哉, 「パネリスト:イブニングパネル「微細化限界は突破できるか?何が最大の問題か?」」, 第2種研究会・第9回システムLSIワークショップ/テーマ「微細化限界は突破できるか? その課題と解決策を探る」(北九州国際会議場), 2005年11月29日
  3. 益 一哉, 「Si CMOSオンチップ伝送線路配線技術」, SEMI Forum Japan 2005, グランキューブ大阪 (大阪国際会議場), 2005年6月8日.
  4. 益 一哉, 「Si RF CMOS回路における受動素子技術/英語タイトル:Passive Componets in Si RF CMOS Circuit」, The 2005 International Meeting for Future of Electron Devices, Kansai (2005 IMFEDK), 京都大学 百周年記念ホール, 2005年4月11日.

Books

N/A

Exhibitions

  1. 展示名:「Si CMOSプロセスを用いたリコンフィギュラブルRF回路設計の研究」
    出展者: 東京工業大学 精密工学研究所 益研究室
    展示会: Microwave Workshop and Exibition (MWE2005), November 9-11, 2005, Yokohama.
  2. Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “Development of Differential Transmission Line Interconnect IP for High-Speed Global Interconnect,” Circuit Exhibition of European Solid-State Device Research Conference and European Solid-State Circuits Conference, Poster 26, September 2005.

Other

N/A