Journals

  1. Yoshiaki Yoshihara, Hirotaka Sugawara, Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “Wide Tuning Range LC-VCO Using Variable Inductor for Reconfigurable RF Circuit,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E88-A, No. 2, pp. 507-512, February 2005.
  2. Yoshiaki Yoshihara, Hiroraka Sugawara, Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “Inductance-Tuned LC-VCO for Reconfigurable RF Circuit Design,” IEICE Electronics Express (ELEX), Vol. 1, No. 7, pp. 156-159, 2004.
  3. Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “High Density Differential Transmission Line Structure on Si ULSI,” IEICE Transactions on Electronics, Vol. E87-C, No. 6, pp. 942-948, 2004.

International Conferences

  1. Kazuya Masu, “Topics relating to CMOS Circuits: Transmission Line and CMOS Reconfigurable Circuit Technology Inteterconnect,” 6th Workshop and IEEE EDS Mini-colloquia on NAnometer CMOS Technology (WIMNACT), Taiwan, pp. 33-60, January 2005.
  2. Junpei Inoue, Hiroyuki Ito, Shinichiro Gomi, Takanori Kyogoku, Takumi Uezono, Kenichi Okada, and Kazuya Masu, “Evaluation of On-Chip Transmission Line Interconnect Using Wire Length Distribution,” IEEE/ACM Asia South Pacific Design Automation Conference, pp. 133-138, January 2005.
  3. Kenichi Okada, Yoshiaki Yoshihara, Hirotaka Sugawara, and Kazuya Masu, “A Dynamic Reconfigurable RF Circuit Architecture,” IEEE/ACM Asia South Pacific Design Automation Conference, pp. 683-686, January 2005.
  4. Hiroyuki Ito, Shinichiro Gomi, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “High Density Bus Line Structure With Pseudo Differential Transmission Line in Si ULSI,” IEEE Asia-Pacific Microwave Conference, p. 175, December 2004.
  5. Hirotaka Sugawara, Kenichi Okada, and Kazuya Masu, “Small Area Inductor for Silicon CMOS Chip,” IEEE Asia-Pacific Microwave Conference, p. 255, December 2004.
  6. Hiroyuki Ito, Junpei Inoue, Shinichiro Gomi, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “On-Chip Transmission Line for Long Global Interconnects,” IEEE International Electron Devices Meeting (IEDM), pp. 677-680, December 2004.
  7. Junpei Inoue, Hidenari Nakashima, Takanori Kyogoku, Takumi Uezono, Kenichi Okada, and Kazuya Masu, “Optimization Methodology of Global Interconnect Structure.” International Conference on Microelectronics, pp. 351-354, December 2004.
  8. Shinichiro Gomi, Kohichi Nakamura, Hiroyuki Ito, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “High Speed and Low Power On-Chip Micro Network Circuit with Differential Transmission Line,” International Symposium on System-on-Chip, pp. 173-176, November 2004.
  9. Hideyuki Sugita, Hiroyuki Ito, Shinichiro Gomi, Kenichi Okada, and Kazuya Masu, “Pseudo Differential Transmission Line Structure on Si ULSI,” Advanced Metallization Conference (AMC), pp. 84-85, October 2004; Advanced Metallization Conference Asian Session (ADMETA), pp. 126-127, September 2004; MRS Proceedings: Advanced Metallization Conference 2004, pp. 165-170.
  10. Takanori Kyogoku, Hidenari Nakashima, Junpei Inoue, Naohiro Takagi, Hiyouko Shinoki, Kenichi Okada, and Kazuya Masu, “Wire Length Distribution of SoC considering Macro Block Shapes,” The Workshop on Synthesis And System Integration of Mixed Information Technologies, pp. 176-180, October 2004.
  11. Kenichi Okada, Yoshiaki Yoshihara, Hirotaka Sugawara, and Kazuya Masu, “Dynamic Reconfigurable RF Circuit Design,” The Workshop on Synthesis And System Integration of Mixed Information Technologies, pp. 451-457, October 2004.
  12. Hirotaka Sugawara, Yoshiaki Yoshihara, Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “Wide-Range RF Variable Inductor on Si CMOS Chip with MEMS Actuator,” IEEE European Microwave Conference (EuMC), pp. 701-704, October 2004.
  13. Shinichiro Gomi, Kohichi Nakamura, Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “Differential Transmission Line Interconnect for High Speed and Low Power Global Wiring,” IEEE Custom Integrated Circuits Conference, pp. 325-328, October 2004.
  14. Kazuya Masu, Manabu Sakamoto, Masanobu Hatanaka, Michio Ishikawa, and Yuji Furumura, “CVS-Al/PVD-Al Flow Technology for Large Aspect Ratio Contact Hole Filling in Si ULSI Multilevel Interconnection,” Proceedings of the Seventh China-Japan Symposium on Thin Films, pp. 5-6, 2004.
  15. Masakazu Sato, Kazuhisa Itoi, Hiroshi Abe, Hirotaka Sugawara, Hiroyuki Ito, Kenichi Okada, Kazuya Masu, and Tatsuya Ito, “On-chip Spiral Inductors Integrated with Wafer-Level Package,” International Conference on Solid State Devices and Materials, pp. 286-287, September 2004.
  16. Hirotaka Sugawara, Kenichi Okada, and Kazuya Masu, “Small Area Snake Inductor on Si RF CMOS Chip,” International Conference on Solid State Devices and Materials, pp. 288-289, September 2004.
  17. Hiroyuki Ito, Shinichiro Gomi, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “Twisted Differential Transmission Line Structure for EMI Noise Reduction at Global Interconnect in Si LSI,” International Conference on Solid State Devices and Materials, pp. 290-291, September 2004.
  18. Shinichiro Gomi, Kohichi Nakamura, Hiroyuki Ito, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “High-Speed Transmission Circuit for Micro Network on Si ULSI,” International Conference on Solid State Devices and Materials, pp. 308-309, September 2004.
  19. Kenichi Okada, Tomohiro Yamada, Takumi Uezono, Kazuya Masu, Akio Oki, and Yasuhiro Horiike, “in-vivo Wireless Communication System for Bio MEMS Sensors,” International Conference on Solid State Devices and Materials, pp. 366-367, September 2004.
  20. Takanori Kyogoku, Junpei Inoue, Hidenari Nakashima, Kenichi Okada, and Kazuya Masu, “Optimization Technique of Number of Interconnect Layers and Circuit Area Based on Wire Length Distribution,” International Conference on Solid State Devices and Materials, pp. 474-475, September 2004.
  21. Hirotaka Sugawara, Hiroyuki Ito, Kenichi Okada, Kazuhisa Itoi, Masakazu Sato, Hiroshi Abe, and Kazuya Masu, “High-Q Variable Inductor Using Redistributed Layers for Si RF Circuits,” IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp. 187-190, September 2004.
  22. Yoshiaki Yoshihara, Hirotaka Sugawara, Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “A Wide Tuning Range CMOS VCO using Variable Inductor,” IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp. 278-281, September 2004.
  23. Tomohiro Yamada, Hirotaka Sugawara, Kenichi Okada, Kazuya Masu, Akio Oki, and Yasuhiro Horiike, “Battery-less Wireless Communication System through Human Body for in-vivo Healthcare Chip,” IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp. 322-325, September 2004.
  24. Shinichiro Gomi, Kohichi Nakamura, Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “High Speed and Low Power Global Interconnect IP with Differential Transmission Line and Driver-Receiver Circuits,” IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, pp. 384-387, August 2004.
  25. Hiroyuki Ito, Shinichiro Gomi, Hideyuki Sugita, Kenichi Okada, and Kazuya Masu, “Differential Transmission Line Structure for Over 10 Gbps Signal Transmission at Global Interconnect in Si ULSI,” IEEE Asia-Pacific Conference on Advanced System Integrated Circuits Designer Forum, pp. 414-415, August 2004.
  26. Yoshiaki Yoshihara, Hirotaka Sugawara, Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “Reconfigurable RF Circuit Design for Multi-band Wireless Chip,” IEEE Asia-Pacific Conference on Advanced System Integrated Circuits Designer Forum, pp. 418-419, August 2004.
  27. Kenichi Okada, Tomohiro Yamada, Takumi Uezono, Kazuya Masu, Akio Oki, and Yasuhiro Horiike, “Near Field Communication Chip using PIM for Bio Sensor,” IEEE Asia-Pacific Conference on Advanced System Integrated Circuits Designer Forum, pp. 440-441, August 2004.
  28. Kazuhisa Itoi, Masakazu Sato, Hiroshi Abe, Hiroyuki Ito, Hirotaka Sugawara, Kenichi Okada, Kazuya Masu, and Tatsuya Ito, “On-chip High-Q Solenoid Inductors Embedded in WL-CSP,” High Density Microsystem Design and Packaging and Component Failure Analysis, pp. 105-108, Atlanta, Georgia, USA, June 2004.
  29. Kazuhisa Itoi, Masakazu Sato, Hiroshi Abe, Hirotaka Sugawara, Hiroyuki Ito, Kenichi Okada, Kazuya Masu, and Tatsuya Ito, “On-chip high-Q spiral Cu inductors embedded in wafer-level chip-scale package for silicon RF application,” IEEE MTT-S International Microwave Symposium, Vol. 1, pp. 197-200, Texas, USA, June 2004.
  30. Yoshiaki Yoshihara, Hirotaka Sugawara, Hiroyuki Ito, Kenichi Okada, and Kazuya Masu, “A Wide Tunable LC-VCO using Variable Inductor,” Workshop on Wireless Circuits and Systems, pp. 29-30, May 2004.
  31. Tomohiro Yamada, Hirotaka Sugawara, Kenichi Okada, and Kazuya Masu, “Battery-less Wireless Communication System Using PIM for in-vivo Healthcare Chip,” Workshop on Wireless Circuits and Systems, pp. 31-32, May 2004.

Tutorial Papers

  1. 益 一哉, 岡田 健一, 「シリコン上の高周波受動素子技術」, 応用物理, 第73巻, 第9号, pp. 1172-1178, 2004.

Domestic Conferences

  1. 益 一哉, 「インテグリティ科学の創成」, 第52回応用物理学関係連合講演会 総括, 30p-S-9, 2005.
  2. 京極 貴規, 井上 淳平, 上薗 巧, 岡田 健一, 益 一哉, 「配置効率を考慮したSoCの配線長分布」, 春季第52回応用物理学会関係連合講演会, 31a-ZE-1, 2005年3月 (於 埼玉大学).
  3. 岡田 健一, 小野寺 秀俊, 益 一哉, 「アナログ・RF用微細デバイス技術」, 電子情報通信学会 総合大会, AT-2 (チュートリアル講演), 2005年3月 (於 大阪大学).
  4. 京極 貴規, 井上 淳平, 上薗 巧, 岡田 健一, 益 一哉, 「配置効率を考慮したSoC のマクロ面積配分手法」, 電子情報通信学会 総合大会, A-3-9, 2005年3月 (於 大阪大学).
  5. 上薗 巧, 井上 淳平, 京極 貴規, 岡田 健一, 益 一哉, 「オンチップ伝送線路を用いた将来におけるLSIの遅延時間予測手法」, 電子情報通信学会 総合大会, A-3-10, 2005年3月 (於 大阪大学).
  6. 杉田 英之, 伊藤 浩之, 五味 振一郎, 岡田 健一, 益 一哉, 「Si ULSI内における擬差動伝送線路の実測による評価」, 電子情報通信学会 総合大会, A-3-11, 2005年3月 (於 大阪大学).
  7. 伊藤 浩之, 岡田 健一, 伊藤 達也, 佐藤 正和, 益 一哉, 「ウエハレベルCSP技術を用いた方向性結合器」, 電子情報通信学会 総合大会, C-2-61, 2005年3月 (於 大阪大学).
  8. 菅原 弘雄, 吉原 義昭, 岡田 健一, 益 一哉, 「リコンフィギャラブルRF回路に向けた広帯域LNA」, 電子情報通信学会 総合大会, C-12-30, 2005年3月 (於 大阪大学).
  9. 井上 淳平, 京極 貴規, 上薗 巧, 岡田 健一, 益 一哉, 「配線長分布モデルによるLSIの性能評価 -回路とプロセスの協調設計へ向けて-」, Electronic Design and solution Fair (EDS Fair 2005), 2005年1月27日-28日.
  10. 伊藤 浩之, 井上 淳平, 五味 振一郎, 杉田 英之, 岡田 健一, 益 一哉, 「オンチップGHz伝送線路配線」, 電子情報通信学会 シリコン材料デバイス研究会, Vol. 104, No. 645, pp. 1-6, 2005年1月 (於 機械振興会館); 応用物理学会シリコンテクノロジー分科会, No. 69, pp. 2-6, 2005年1月 (於 機械振興会館).
  11. 吉原 義昭, 菅原 弘雄, 岡田 健一, 益 一哉, 「GHz帯マルチバンド無線回路向けVCO及び分周器についての検討」, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2004-3, p. 6, 2005年1月 (於 東京大学).
  12. 益 一哉, 「大学における集積回路研究」, COMPO研究会, 2004年12月4日 (於 東京工業大学百周年記念館).
  13. 益 一哉, 「Si RF CMOS回路における電磁界シミュレーションの利用」, 第10回マイクロ波シミュレータワークショップ, 2004年12月3日.
  14. 益 一哉, 「オンチップ伝送線路配線の可能性」, デザインガイア2004, 2004年12月1日.
  15. 益 一哉, 「Si CMOSプロセスを用いたRF回路設計の研究」, マイクロウェーブ展 (MWE 2004), 2004年11月10日-12日
  16. 益 一哉, 「RF Si CMOS回路における電磁界シミュレーションの利用」, Microwave Workshops and Exhibition, pp. 407-410, 2004年11月12日.
  17. 京極 貴規, 井上 淳平, 中島 英斉, 岡田 健一, 益 一哉, 「回路規模と配線層数を考慮した回路とプロセスの協調設計手法」, 電子情報通信学会 ソサイエティ大会, A-3-1, 2004年9月.
  18. 井上 淳平, 伊藤 浩之, 京極 貴規, 上薗 巧, 岡田 健一, 益 一哉, 「配線長分布を用いたオンチップ伝送線路の性能評価」, 電子情報通信学会 ソサイエティ大会, A-3-2, 2004年9月.
  19. 杉田 英之, 伊藤 浩之, 五味 振一郎, 岡田 健一, 益 一哉, 「Si ULSIにおける擬差動伝送線路構造」, 電子情報通信学会 ソサイエティ大会, A-3-3, 2004年9月.
  20. 伊藤 浩之, 五味 振一郎, 杉田 英之, 岡田 健一, 益 一哉, 「Si LSIにおける縒り合わせ差動伝送線路を用いたEMI低減手法」, 電子情報通信学会 ソサイエティ大会, A-3-4, 2004年9月.
  21. 山田 智浩, 上薗 巧, 岡田 健一, 沖 明男, 益 一哉, 堀池 靖浩, 「服用型バッテリーレス無線送受信システムの設計」, 電子情報通信学会 ソサイエティ大会, C-12-20, 2004年9月.
  22. 吉原 義昭, 菅原 弘雄, 伊藤 浩之, 岡田 健一, 益 一哉, 「GHz帯広帯域PLL向け発振器及び分周器についての検討」, 電子情報通信学会 ソサイエティ大会, C-12-23, 2004年9月.
  23. 菅原 弘雄, 吉原 義昭, 岡田 健一, 益 一哉, 「オンチップ可変インダクタを用いた広帯域マッチングネットワーク」, 電子情報通信学会 ソサイエティ大会, C-12-24, 2004年9月.
  24. 五味 振一郎, 中村 恒一, 伊藤 浩之, 杉田 英之, 岡田 健一, 益 一哉, 「オンチップマイクロネットワーク通信の実現に向けた高速信号伝送線路配線駆動回路の設計」, 電子情報通信学会 ソサイエティ大会, C-12-25, 2004年9月.
  25. 伊藤 浩之, 五味 振一郎, 杉田 英之, 岡田 健一, 益 一哉, 「高速信号伝送に適したオンチップ差動伝送線路構造」, STARCシンポジウム, 2004年9月.
  26. 五味 振一郎, 伊藤 浩之, 杉田 英之, 岡田 健一, 益 一哉, 「オンチップ差動伝送線路を用いた高速信号伝送回路」, STARCシンポジウム, 2004年9月.
  27. 井上 淳平, 伊藤 浩之, 京極 貴規, 上薗 巧, 岡田 健一, 益 一哉, 「配線長分布を用いたオンチップ伝送線路の性能評価」, STARCシンポジウム, 2004年9月.
  28. 菅原 弘雄, 岡田 健一, 益 一哉, 「省面積Siオンチップスネーク型インダクタ」, 秋季応用物理学会, 3a-L-4, 2004年9月.
  29. 伊藤 浩之, 五味 振一郎, 杉田 英之, 岡田 健一, 益 一哉, 「Si CMOS チップにおけるEMI 低減のための縒り合わせ差動伝送線路構造」, 秋季応用物理学会, 3a-L-8, 2004年9月.
  30. 杉田 英之, 伊藤 浩之, 五味 振一郎, 岡田 健一, 益 一哉, 「Si ULSI内における擬差動伝送線路構造の検討」, 秋季応用物理学会, 3a-L-9, 2004年9月.
  31. 京極 貴規, 井上 淳平, 中島 英斉, 岡田 健一, 益 一哉, 「配線長分布を用いたLSIの配線層数と回路面積の最適化」, 秋季応用物理学会, 3p-M-22, 2004年9月.
  32. 益 一哉, 「配線の設計と信頼性」, 第10回 原子輸送研究会, 2004年7月16日.
  33. 伊藤 浩之, 岡田 健一, 益 一哉, 「Si ULSI内の高速信号伝送に適した差動伝送線路構造に関する検討」, 情報処理学会DAシンポジウム, Vol. 2004, No. 8, pp. 271-276, 2004年7月.
  34. 井上 淳平, 中島 英斉, 岡田 健一, 益 一哉, 「配線長分布によるセル配置効率の最適化手法」, 情報処理学会DAシンポジウム, Vol. 2004, No. 8, pp. 127-132, 2004年7月.
  35. 伊藤 達也, 佐藤正和, 糸井和久, 阿部博史, 菅原 弘雄, 伊藤 浩之, 岡田 健一, 益 一哉, 「高周波インダクタ内蔵ウェハレベルパッケージ」, エレクトロニクス実装学会 超高速高周波エレクトロニクス実装研究会, Vol. 4, No. 1, pp. 7-8, 2004年5月.
  36. 岡田 健一, 吉原 義昭, 菅原 弘雄, 伊藤 浩之, 益 一哉, 「リコンフィギュラブルRF回路設計技術に関する研究」, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2004-1, p. 1. 2004年4月.
  37. 伊藤 浩之, 岡田 健一, 益 一哉, 「Si CMOSチップ上に作成した差動伝送線路のアイパターン測定」, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2004-1, p. 1. 2004年4月.

Conferences/Meetings without Abstract

  1. 益 一哉, 「Reconfigurable RF CMOS回路技術」, 三菱電機, 2005年2月1日.
  2. 益 一哉, 「大学における集積回路研究」, COMPO研究会, 2004年12月4日 (於 東京工業大学百周年記念館).
  3. 益 一哉, 「Si RF CMOS回路における電磁界シミュレーションの利用」, 第10回マイクロ波シミュレータワークショップ, 2004年12月3日.
  4. Kazuya Masu, “Overview of ADMETA 2004,” Advanced Metallization Conference (AMC), San Diego, October 20, 2004.

Books

  1. 益 一哉, 「Al-CVD技術と装置・材料」, 2004半導体テクノロジー大全 (電子ジャーナル), pp. 473-476, 2004.

Exhibitions

  1. 展示名:「Si CMOSプロセスを用いたRF回路設計の研究」
    出展社: 東京工業大学 精密工学研究所 益研究室
    展示会: Microwave Workshop and Exibition (MWE2004), November 10-12, 2004, Yokohama.

Other

  1. 益 一哉, “Si CMOS回路技術の最近の話題 -多層配線における高速信号伝送技術, 動的再構成RF回路技術-”, 大阪大学特別講義, 2004年11月25日.